Gemini Prototyp

This is a not-expected-to-function prototype from an in-house project at Commodore called Gemini. This board contains two Fat Busters, two 68030s, two 68852s, two RAMSEY chips, and room for about 4MB for each RAMSEY. There's also a bunch of control logic, buffers, etc. And some very neat rework wires on the back.

So, in 1992-1993, with Commodore basically in a patten of new management killing and delaying current projects and maybe-kinda-sorta thinking about replacing them with something worse, I had a little time on my hands. So I was working on the A4091, the „Acutiator“ system architecture, the AAA prototype, and this board. I had been discussing dealing with multiprocessing with Randell Jesup, and we decided it would be a cool idea to build up an experiment. That's where Gemini came from.

This was also set to test an undocumented feature in the Fat Buster 2 chip. The ordinary Buster configuration had the Buster 2 acting as a 68030 to Zorro III bridge chip. But if you tied a few pins a certain way on reset, the chip would set itself up as reverse bridge. So, in theory, this would have the two 68030 system on it, with memory that could be accessed by the main processor via Zorro III. While technically a tightly coupled system, the plan was to treat this as a loosely coupled system, with a custom version of Exec and other AmigaOS elements running on each CPU. There was also a little memory trickery – these mapped into normal Zorro III memory slots when autoconfigured, but each processor saw its own RAM at the same location, and mirrored at location 0 for vectors and booting, etc. And of course, more tricks could have been done with the MMU.

Aside from the initial bugs (those wires), much of this system was working. But v-e-r-y s-l-o-w-l-y. You can see the two Buster chips (far left) are CSG prototypes. This version of Buster was the crash-test-dummy for CSG's prototype of a sea of gates type gate array. Before that, the in-house gate arrays had been channeled arrays. This version of Fat Buster 2 (Rev 9 or 11, out there in the world) was necessary to run the reverse bus translation. And these parts ran at about 1/4 the rated speed. Ouch!

By the time the full-speed versions arrived, I was off doing other things, and of course, Commodore has been circling the drain, as more and more parts of the operation were subject to new management screw-ups. So I never got back to this. Obviously, you'd want faster processors at some point, but the software design would have been the same no matter what. Imagine an Amiga 4000T with eight additional 68040s or 68060s back in the mid 1990s. Ok, sure, and a souped-up power supply and liquid cooling

erste babelfish-Übersetzung:
Dies ist ein nicht - erwartet -to- Funktionsprototyp von einer Inhouse- Projekt bei Commodore genannt Gemini (Zwilling). Diese Karte enthält zwei Fat Buster, zwei 68030, zwei 68852, zwei RAMSEY Chips und Platz für ca. 4 MB für jeden RAMSEY. Es gibt auch eine Reihe von Steuerlogiken, Puffer, etc. Und einige sehr ordentlich Nacharbeit Drähte auf der Rückseite. Also, in 1992-1993 , mit Commodore grundsätzlich in einem Patten neuer Management Töten und verzögern aktuelle Projekte und vielleicht - irgendwie - sorta denken sie mit etwas Schlimmeres zu ersetzen , hatte ich ein wenig Zeit. So war ich auf der A4091 , der „ Acutiator “ Systemarchitektur, die AAA -Prototyp , und dieses Board arbeiten. Ich hatten über den Umgang mit Multiprocessing mit Randell Jesup, und wir beschlossen, es wäre eine coole Idee zum Aufbau eines Experiments. Das ist, wo Zwillinge kamen aus.

Dies wurde auch festgelegt auf eine undokumentierte Funktion in der fette Kerl- 2 -Chip zu testen. Die ordentliche Buster Konfiguration hatte Buster 2 , die als eine 68.030 auf Zorro-III- Bridge-Chip. Aber wenn Sie ein paar Stifte auf eine bestimmte Weise auf Reset gebunden , der Chip selbst eingerichtet als Reverse Brücke. So, in der Theorie, würde dies die zwei 68030 System enthalten , mit dem Speicher , die durch den Hauptprozessor über Zorro III zugegriffen werden konnte. Während technisch einer eng gekoppelten System , war der Plan , dies als eine lose gekoppelte System zu behandeln , mit einer benutzerdefinierten Version von Exec und anderen AmigaOS Elemente auf jeder CPU läuft. Es gab auch einen kleinen Speicher Tricks - das abgebildet in normale Zorro-III- Speicherplätze , wenn automatisch konfiguriert , aber jeder Prozessor sah seinen eigenen RAM an der gleichen Stelle , und gespiegelt an der Position 0 für Vektoren und Booten usw. Und natürlich mehr Tricks konnte mit der MMU getan worden.

Abgesehen von den ersten Fehler (die Drähte) , viel von diesem System arbeiten. Aber v-e-r-y l-o-w-l-y. Sie können sehen, die beiden Buster Chips (ganz links) sind CSG Prototypen. Diese Version von Buster war der Crash-Test - Dummy für CSG Prototyp eines Meeres von Toren geben Gate-Array. Zuvor hatte die haus Gate Arrays gewesen kanalisiert Arrays. Diese Version des Fat Buster 2 ( Rev 9 oder 11, da draußen in der Welt) war notwendig, um die umgekehrte Übersetzung Bus laufen. Und diese Teile lief mit etwa 1/4 der Nenndrehzahl. Autsch!

Als die Full-Speed- Versionen kam , wurde ich mit anderen Dingen , und natürlich hat Commodore wurde die Ablass kreisen , da mehr und mehr Teile des Betriebs unterlagen neue Management Schraube -ups. So habe ich nie wieder in diese. Offensichtlich würden Sie schnellere Prozessoren irgendwann wollen, aber die Software-Design wäre das gleiche gewesen , egal was. Stellen Sie sich ein Amiga 4000T mit acht zusätzlichen 68040s oder 68060s zurück in die Mitte der 1990er Jahre. Ok , sicher , und eine aufgemotzte Stromversorgung und Wasserkühlung

— Dave Haynie (März 2015)